PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-272644

(43) Date of publication of application: 08.10.1999

(51)Int.CI.

G06F 15/78 GO6F 1/06

(21)Application number: 10-074716

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

23.03.1998


(72)Inventor: NAGATOME TOSHIHIDE

(54) MICROCONTROLLER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a microcontroller capable of arbitrarily setting the frequency of a system clock to be used and a peripheral clock.

SOLUTION: A peripheral function part 30 provided with a peripheral circuit operated by the peripheral clock, a bus driver for supplying the output of the peripheral circuit on to a data bus 62 corresponding to control signals CONT and a latch circuit for holding the output of the peripheral circuit and outputting it to the bus driver is used. Further, a read/write(RD/WR) control part 40 for generating the control signals synchronized with the peripheral clock for controlling the latch circuit inside the peripheral function part 30 based on the peripheral clock and the control signals CONT outputted by a CPU 10 is provided inside this microcontroller.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-272644

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl. 6

識別記号

F I

510 P

G06F 15/78 1/06 510

G06F 15/78 1/04

310

審査請求 未請求 請求項の数3 OL (全7頁)

(21)出願番号

特願平10-74716

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(22)出願日

平成10年(1998) 3月23日

(72)発明者 永留 俊秀

東京都港区虎ノ門1丁目7番12号沖電気工

業株式会社内


(74)代理人 弁理士 小岩井 雅行 (外2名)

(54) 【発明の名称】マイクロコントローラ

(57)【要約】

【課題】 使用するシステムクロックと周辺クロックの 周波数が任意に設定可能なマイクロコントローラを提供 する。

【解決手段】 周辺クロックで動作する周辺回路と、周辺回路の出力を、制御信号CONTに応じてデータバス62上に供給するバスドライバと、周辺回路の出力を保持しバスドライバに出力するッチ回路とを備える周辺機能部30を使用するともに、周辺機能部30内のラッチ回路を制御するための、周辺クロックに同期した制御信号を、周辺クロック並びにCPU10が出力する制御信号CONTに基づき生成するRD/WR制御部40をマイクロコントローラ内に設ける。



【特許請求の範囲】

【請求項1】 システムクロック並びに周辺クロックを 発生するクロック発生回路と、

前記クロック発生回路が発生するシステムクロックに従って動作する、データバスと接続されたCPUと、

前記クロック発生回路が発生する周辺クロックと前記CPUが出力する読出制御信号とに基づき、周辺クロックに同期した第2読出制御信号を生成する制御信号生成回路と、

前記クロック発生回路が発生する周辺クロックに従って 10 動作する周辺回路と、

前記制御信号生成回路が出力する第2 読出制御信号に従って前記周辺回路が出力するデータをラッチするラッチ 回路と、

前記読出制御信号に従って前記ラッチ回路にラッチされたデータを前記データバス上に出力するバスドライバと を備えることを特徴とするマイクロコントローラ。

【請求項2】 前記制御信号生成回路は、前記クロック発生回路が発生する周辺クロックと前記CPUが出力する読出制御信号並びに書込制御信号とに基づき、周辺クロックに同期した第2読出制御信号及び第2書込制御信号を生成し、

前記周辺回路は、前記第2書込制御信号に従って、前記 データバス上のデータを取り込む機能を有することを特 徴とする請求項1記載のマイクロコントローラ。

【請求項3】 システムクロック並びに周辺クロックを 発生するクロック発生回路と、

前記クロック発生回路が発生するシステムクロックに従って動作する、データバスと接続されたCPUと、

前記クロック発生回路が発生する周辺クロックと前記C 30 PUが出力する書込制御信号とに基づき、周辺クロックに同期した第2書込制御信号を生成する制御信号生成回路と、

前記クロック発生回路が発生する周辺クロックに従って 動作する周辺回路であって、前記制御信号生成回路が生 成する前記第2書込制御信号に従って、前記データバス 上のデータを取り込む周辺回路とを備えることを特徴と するマイクロコントローラ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロコントローラに関し、特に、周波数の異なるシステムクロックと 周辺クロックとが使用されるマイクロコントローラに関する。

[0002]

【従来の技術】マイクロコントローラの中には、周辺回路の動作速度を変えずに、中央処理装置(以下CPUを称す)の動作速度が変えられるものが存在している。

【0003】例えば、特開平7-295956号公報には、CPUに供給されるシステムクロックと周辺回路に 50

供給される周辺クロックが同じクロックから生成されるマイクロコントローラであって、図5に示してあるように、システムクロックのクロックバルスの間隔をあけることによって、CPUの動作速度を変えられるマイクロコントローラが開示されている。

[0004]

【発明が解決しようとする課題】上記した従来のマイクロコントローラでは、システムクロックと周辺クロックとが同じクロックから生成されているので、システムクロックと周辺クロックは同期がとれている。従って、上記マイクロコントローラは、CP-Uによる周辺回路のアクセス時に、同期を取るための処理を行う必要がないものとなっているが、システムクロックと周辺クロックを同じクロックから生成しなければならないものともなっている。

【0005】すなわち、周辺クロックの周波数は、マイクロコントローラに備えられる周辺回路の種類に応じて任意に設定できることが望ましく、また、システムクロックの周波数もマイクロコントローラの利用状況に応じて任意に設定できることが望ましいが、上記マイクロコントローラは、そのような設定が行えないものとなっていた。

【0006】そこで、本発明の課題は、使用するシステムクロックと周辺クロックの周波数が任意に設定可能なマイクロコントローラを提供することにある。

[0067]

40

【課題を解決するための手段】上記課題を解決するために、本発明の第1の態様では、(イ)システムクロック並びに周辺クロックを発生するクロック発生回路と、

(ロ) クロック発生回路が発生するシステムクロックに 従って動作する、データバスと接続された CPUと、

(ハ) クロック発生回路が発生する周辺クロックとCP Uが出力する読出制御信号とに基づき、周辺クロックに同期した第2読出制御信号を生成する制御信号生成回路と、(ニ) クロック発生回路が発生する周辺クロックに従って動作する周辺回路と、(ホ) 制御信号生成回路が出力する第2読出制御信号に従って周辺回路が出力するデータをラッチするラッチ回路と、(ト) 読出制御信号に従ってラッチ回路にラッチされたデータをデータバス上に出力するバスドライバとを用いて、マイクロコントローラを実現する。

【0008】すなわち、本発明の第1の態様では、周辺回路と、周辺回路の出力をデータバス上に供給するためのバスドライバとの間に、周辺回路の出力を保持できるラッチ回路を設けるとともに、そのラッチ回路を制御するための、周辺クロックに同期した(すなわち、周辺回路の動作に同期した)第2読出制御信号を、周辺クロック並びにCPUが出力する読出制御信号に基づき生成する制御信号生成回路を設ける。これによって、周辺回路が出力するデータを、システムクロック周波数が何であ

ってもCPUが取り込めるマイクロコントローラ、つまり、使用するシステムクロックと周辺クロックの周波数が任意に設定可能なマイクロコントローラを実現する。【0009】本発明の第1の態様は、CPUに対するデータ出力機能のみを有する(あるいは、そのデータ出力時のタイミング制御が特に必要とされる)周辺回路を備えるマイクロコントローラに適したものであるが、データ入出力機能を有する周辺回路を備えるマイクロコントローラを実現する際には、制御信号生成回路として、クロック発生回路が発生する周辺クロックとCPUが出力10する読出制御信号並びに書込制御信号とに基づき、周辺クロックに同期した第2読出制御信号及び第2書込制御信号を生成する回路を採用し、周辺回路として、第2書込制御信号に従って、データバス上のデータを取り込む機能を有する回路を採用しておけば良い。

【0010】また、システムクロック並びに周辺クロッ クを発生するクロック発生回路と、クロック発生回路が 発生するシステムクロックに従って動作する、データバ スと接続されたCPUと、クロック発生回路が発生する 周辺クロックとCPUが出力する書込制御信号とに基づ 20 き、周辺クロックに同期した第2書込制御信号を生成す る制御信号生成回路と、クロック発生回路が発生する周 辺クロックに従って動作する周辺回路であって、制御信 号生成回路が生成する第2書込制御信号に従って、デー タバス上のデータを取り込む周辺回路とを組み合わせる ことによって、データ入力機能のみを有する(あるいは データ入力時のタイミング制御が特に必要とされる)周 辺回路を備えるマイクロコントローラであって、使用す るシステムクロックと周辺クロックの周波数が任意に設 定可能なマイクロコントローラを実現することも出来 る。

[0011]

【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態を具体的に説明する。まず、図1を用いて、 本発明の一実施形態によるマイクロコントローラの構成 を説明する。

【0012】図示してあるように、実施形態のマイクロコントローラは、CPU10とメモリ部20と周辺機能部30と読み出し/書き込み(以下、RD/WRと称す)制御部40とクロック制御部50と共通バス60と 40を備える。

【0013】共通バス60は、アドレスバス61、データバス62、制御バス63、システムクロック信号線64、周辺クロック信号線65及びクロック一致信号線66で構成されており、CPU10とメモリ部20と周辺機能部30とクロック制御部50は、アドレスバス61、データバス62、制御バス63によって、相互に接続されている。さらに、クロック制御部50は、システムクロック信号線64によって、CPU10及びメモリ部20と接続されており、周辺クロック信号線65によ50

って、周辺機能部30とRD/WR制御部40に接続されている。また、クロック制御部50は、クロック一致信号線66によって、RD/WR制御部40と接続されており、RD/WR制御部40は、周辺WR信号線34、周辺RDラッチ信号線35によって周辺機能部30と接続されている。

【0014】CPU(Central Processing Unit)10は、このマイクロコントローラの論理的中枢である。CPU10は、一般的なマイクロコントローラ内に設けられているCPUと同様に、システム制御部、演算部、レジスタ部、演算制御部、共通パス制御部等(図示せず)からなり、メモリ部20内に記憶されたプログラム内の命令に従い、各種のデジタル処理(データの読み出し/書き込み、データの演算等)を行う。

【0015】メモリ部20は、ROM(Read Only Memory)21とRAM(Random Access Memory)22を備える。ROM21は、一旦、書き込まれたデータを、電源のオン/オフに関係なく保持し続ける読み出し専用のメモリであり、プログラムや固定データの記憶に使用される。RAM22は、電源の供給が断たれると内部に保持されているデータが消失する読み書き可能なメモリであり、データの一時的な記憶領域あるいは処理領域として使用される。

【0016】周辺機能部30、RD/WR制御部40の詳細は後述するが、周辺機能部30は、それぞれ、周辺クロックで動作するカウンタ、A/D変換器、並列入出力部、直列入出力部等を有する回路となっている。また、RD/WR制御部40は、制御バス63で与えられる読出制御信号RD並びに書込制御信号WR、周辺クロック信号線65で与えられる周辺クロック、クロックー致信号線66で与えられるクロック一致信号に基づき、周辺RDラッチ信号、周辺WRを生成し、それらを、周辺WR信号線34、周辺RDラッチ信号線35を介して周辺機能部30に供給する回路となっている。

【0017】クロック制御部50は、第1、第2クロック発生回路51、52と分周回路53と選択回路54とからなる。第1、第2クロック発生回路51、52は、共に、クロックを発生する回路であり、通常は、それぞれ、高速動作のためのMHzオーダーのクロックと時計用の32kHzのクロックを発生している。分周回路53は、第1クロック発生回路51が発生したクロックを分周して、複数の周波数のクロックを生成することが出来る回路である。

【0018】選択回路54は、分周回路53が生成したクロックと第2クロック発生回路52が生成したクロックの中の、CPU10によってシステムクロックとして使用することが指定されたクロックを、システムクロック信号線64を用いてCPU10並びにメモり20に供給する回路である。さらに、選択回路54は、周辺クロックとして使用することが指定されたクロックを、周辺

10

クロック信号線65を介して周辺機能部30並びにRD /WR制御部40に供給する処理も行う。また、選択回 路54は、システムクロック、周辺クロックとして同じ クロックを出力している場合には、クロックー致信号線 66を介してRD/WR制御部40に、ハイレベルのク ロック一致信号を供給し、システムクロック、周辺クロ ックとして異なるクロックを出力している場合には、ロ ーレベルのクロック一致信号を供給する回路ともなって いる。

【0019】次に、図2を用いて、RD/WR制御部4 Oの構成を説明する。図示してあるように、RD/WR 制御部40は、4つのD型(遅延型)フリップフロップ (以下、FFと表記する) 0~3と、ANDゲート4 4、46、47と、ORゲート45、48とインバータ 49とからなる。

【0020】FF0~FF3のCK入力端子は、周辺ク ロック信号線65に接続されている。FF0のD入力端 子は、制御バス63に含まれる、読出制御信号RD用の 信号線であるRD信号線42に接続されている。FF0 のQ出力端子は、FF1のD入力端子及びANDゲート 20 44の一方の入力端子と接続されており、ANDゲート 44の他方の入力端子は、FF1の-Q出力端子 (図で は、Qにバーを付した符号を用いている)と接続されて いる。ANDゲート44の出力端子は、クロック一致信 号線66がその一方の入力端子に接続されたORゲート 45の他方の入力端子に接続されており、ORゲート4 5の出力が周辺RDラッチ信号線35に接続されてい る。

【0021】FF2のD入力端子は、制御バス63に含 まれる、書込制御信号WR用の信号線であるWR信号線 30 43に接続されており、FF2のQ出力端子は、FF3 のD入力端子及び3入力ANDゲートであるANDゲー ト47の一入力端子と接続されている。ANDゲート4 7の残りの2つの入力端子は、それぞれ、FF3の-Q 出力端子(図では、Qにバーを付した符号を用いてい る)と、クロック一致信号線66がその入力端子に接続 されたインバータ49の出力端子に接続されている。

【0022】また、ANDゲート46の2つの入力端子 は、それぞれ、WR信号線43とクロック一致信号線6 6が接続されており、ANDゲート46、47の出力端 子が、ORゲート48の2つの入力端子にそれぞれ接続 されている。そして、ORゲート48の出力端子が周辺 WR信号線34に接続されている。

【0023】次に、周辺機能部30内に設けられている カウンタ関連の回路構成のみを示したブロック図である 図3を用いて、周辺機能部30の構成を説明する。図示 したように、周辺機能部30内のカウンタ関連の回路 は、カウンタ31とRDラッチ32とパスドライバ33 とから構成されている。カウンタ31は、周辺WR信号 線34、周辺クロック信号線65、データバス62並び 50

にRDラッチ32と接続されている。また、RDラッチ 32は、周辺RDラッチ信号線35とバスドライバ33 とも接続されており、パスドライバ33は、RD信号線 42とデータパス62とも接続されている。

【0024】カウンタ31は、周辺クロック信号線65 を介して入力される周辺クロックに従って、カウントを 行い、そのカウント値(時刻データ)をRDラッチ32 側へ出力する回路である。また、カウンタ31は、周辺 WR信号線34を介して入力される周辺WRに従って、 データバス62上のデータを取り込む機能も有した回路 となっている。RDラッチ32は、周辺RDラッチ信号 線35を介してゲート端子に入力される周辺ラッチ信号 に従って、カウンタ31からのデータをラッチし、ラッ チしたデータをバスドライバ33側へ出力する動作、あ るいは、カウンタ31からのデータそのままパスドライ バ33側へ出力する動作を行う。バスドライバ33は、 RD信号線42を介して入力される読出制御信号RDに 従って、RDラッチ32からのデータの、データバス6 2上への出力を行う回路である。

【0025】周辺機能部30が備える他の回路 (A/D 変換器、並列入出力部、直列入出力部等)にも、RDラ ッチ32に相当するラッチ回路が付加されており、当該 ラッチ回路の出力がバスドライバを介してデータバスに 出力されるようになっている。

【0026】以下、システムクロック周波数が周辺クロ ック周波数よりも低い状況(クロック制御部50が、ロ ーレベルのクロック一致信号を出力している状況)下に おいて、周辺機能部3.0内のカウンタ31へのアクセス が行われる場合を例に、図1ないし図3、及び、図4を 参照して、実施形態のマイクロコントローラの動作を説 明する。

【0027】まず、読出アクセス時の動作を説明する。 カウンタ31の内容(時刻データ)を読み出す際、CP U10は、図4に模式的に示してあるように、システム クロックに同期した形で、アドレスバス61上にカウン 夕31を指定するアドレスであるカウンタアドレスを出 力するとともに、RD信号線42にハイレベルのRDを 出力する。

【0028】RD/WR制御部40内のFF0は、RD 信号線42上のデータを周辺クロックの立ち下がり時に 取り込む(図2参照)ので、そのQ出力は、RDが立ち 上がった時刻も1以後に、最初に周辺クロックが立ち下 がったときに(時刻t2に)、ハイレベルに変化するこ とになる。また、FF1は、FF0のQ出力を、周辺ク ロックの立ち下がり時に取り込むので、その-Q (図4 では、Qにバーを付した符号を用いている)出力は、時 刻 t 2 から 1 周辺クロックサイクル分の時間が経過した ときに、ローレベルに変化することになる。

【0029】このため、FF0のQ出力とFF1の-Q 出力が入力されているANDゲート44は、時刻t2か

ら1周辺クロックサイクル分の時間が経過する間、ハイ ・レベルの信号を出力する。また、ANDゲート44の出 カとクロック一致信号とが入力されているORゲート4 5は、クロック一致信号がローレベルであるので、AN Dゲート44の出力と同じパターンの周辺RDラッチ信 号、すなわち、時刻 t 2 から 1 周辺クロックサイクル分 の時間が経過する間、ハイレベルとなる周辺RDラッチ 信号を出力する。

【0030】一方、周辺機能部30内のRDラッチ32 は、周辺RDラッチ信号がハイレベルであるときに、カ 10 ウンタ31のカウント結果を取り込む。周辺RDラッチ 信号がハイレベルである期間は、1周辺クロックサイク ルであるので、結局、RDラッチ32は、RDがハイレ ベルとなった直後の周辺クロックサイクルにおけるカウ ンタのカウント結果 (図4では、"N")を取り込み、 出力しつづけることになる。そして、RDラッチ32の その出力が、ハイレベルのRDが入力されているバスド ライバ33によって、データバス62上に出力され、デ ータバス62上のデータがCPU10によって読み取ら れ、読出アクセスが完了することになる。

【0031】次に、書込アクセス時の動作を説明する。 カウンタ31に、例えばデータ "M"を書き込む際、C PU10は、システムクロックに同期した形で、アドレ スバス上にカウンタアドレスを出力する。また、データ バス上に、データ"M"を出力し、WR信号線上にハイ レベルのWRを出力する。

【0032】RD/WR制御部40内のFF2は、WR 信号線43上のデータを周辺クロックの立ち下がり時に 取り込むので、そのQ出力は、図4に示してあるよう に、RDが立ち上がった時刻t3以後に、最初に周辺ク ロックが立ち下がったときに (時刻 t 4に)、ハイレベ ルに変化することになる。また、FF3は、FF2のQ 出力を、周辺クロックの立ち下がり時に取り込むので、 FF3の-Q(図では、Qにパーを付した符号を用いて いる) 出力は、時刻 t 4 から 1 周辺クロックサイクル分 の時間が経過したときに (時刻 t 5 に)、ローレベルに 変化することになる。

【0033】このため、FF2のQ出力と、FF3の-Q出力と、クロック一致信号を反転した信号(すなわ) ち、ハイレベルの信号) とが入力されているANDゲー 40 ト47は、時刻 t 4から1周辺クロックサイクル分の時 間が経過する間、ハイレベルの信号を出力する。また、 ANDゲート46、47の出力が入力されているORゲ ート48は、ANDゲート46の出力がローレベルであ るので、ANDゲート47の出力と同じ信号を周辺WR として出力する。すなわち、ORゲート48は、時刻も 4から1周辺クロックサイクル分の時間が経過する間、 ハイレベルとなる周辺WRを出力する。

【0034】この結果、周辺WRが与えられているカウ ンタ31が、周辺WRの立ち下がり時に (時刻 t 5

に)、データバス上のデータ "M" を取り込み、書込ア クセスが完了することになる。また、カウンタ31は、 データ "M"の取り込み後、周辺クロックが立ち下がる 度に、WRがハイであっても、カウント値のカウントア ップを行うことになる。

【0035】このように、実施形態のマイクロコントロ ーラは、システムクロックと周辺クロックが非同期で、 かつ、システムクロック周波数の方が周辺クロック周波 数よりも低い状況で使用しても、周辺機能部30へのア クセスが、周辺機能部30の本来の動作を中断すること なく、確実に行えるものとなっている。

【0036】最後に、クロック一致信号がハイである場 合 (システムクロックと周辺クロックとが一致している 場合)のマイクロコントローラの動作を簡単に説明して おく。

【0037】この場合、RD/WR制御部40内の、O Rゲート45の一方の入力端子にハイレベルの信号が入 力されることになる。従って、ORゲート45は、R D、周辺クロックのレベルに依らず、ハイレベルの周辺 RDラッチ信号を出力するので、周辺機能部30内のR **Dラッチ32がスルーとなる。**

【0038】一方、クロック一致信号とWRとが入力さ れているANDゲート46は、クロック一致信号がハイ であるため、WRと同じ信号を出力する。また、AND ゲート47は、インパータ49からローレベルの信号が 供給されるので、ローレベルの信号を出力する。従っ て、ANDゲート46、47の出力が入力されているO Rゲート48は、WRと同じ信号を周辺WRとして出力 する。

【0039】従って、システムクロックと周辺クロック が一致している場合、RD/WR制御部40と周辺機能 部30からなる部分が、システムクロックと同じ周辺ク ロックが使用されるマイクロコントローラ内の周辺機能 部と全く同じ動作をすることになり、この場合も、本マ イクロコントローラは正常に機能する。

[0040]

【発明の効果】本発明によれば、使用するシステムクロ ックと周辺クロックの周波数が任意に設定可能なマイク ロコントローラを実現することが出来る。

【図面の簡単な説明】

【図1】実施形態のマイクロコントローラの構成を示す ブロック図である。

【図2】実施形態のマイクロコントローラが備えるRD /WR制御部の構成を示す回路図である。

【図3】実施形態のマイクロコントローラが備えるRD /WR制御部の構成を示す回路図である。

【図4】実施形態のマイクロコントローラの動作を説明 するためのタイミングチャートである。

【図5】特開平7-295956号公報に記載のマイク 50 ロコントローラの動作を説明するためのタイミングチャ

20

.

9

50 クロック制御部 51 第1クロック発生回路

52 第2クロック発生回路

53 分周回路

54 選択回路

44、46、47 ANDゲート

45、48 ORゲート

49 インバータ

60 共通バス

21 ROM 22 RAM 30 周辺機能部 31 カウンタ 40 RD/WR制御部

クロック製御部

第1分分 発生回路

第290分 発生回路

ートである。

【符号の説明】


10 CPU

20 メモリ


【図1】

RD/YR

[図3]



【図2】



【図5】

[図4]

